# 6 总线

- 1. 总线的基本概念
  - 定义
    - **总线**：连接多个部件的信息传输线，是各部件共享的传输介质。
    - **本质**：总线不是一根线，而是由许多传输线或通路组成。
  - 共享特性
    - **共享介质**：多个部件都可连接到同一组总线上。
    - **发送限制**：同一时刻只允许一个部件向总线发送信息。
    - **接收特点**：多个部件可以同时从总线接收相同信息。
    - **冲突原因**：若两个或两个以上部件同时向总线发送信息，会导致信号冲突，传输无效。
- 2. 总线的分类
  - 片内总线
    - **位置**：芯片内部。
    - **作用**：连接 CPU 芯片内部各寄存器，以及寄存器与 ALU。
  - 系统总线
    - **定义**：CPU、主存、I/O 设备等大部件之间的信息传输线。
    - **三类组成**：数据总线、地址总线、控制总线。
  - 数据总线
    - **作用**：传输各功能部件之间的数据信息。
    - **方向**：双向传输。
    - **位数关系**：数据总线位数与机器字长、存储字长有关。
  - 地址总线
    - **作用**：指出数据总线上的数据在主存单元或 I/O 设备中的地址。
    - **方向**：通常由 CPU 输出，一般是单向传输。
    - **地址能力**：若地址线为 `m` 根，则可对应 `2^m` 个存储单元。
  - 控制总线
    - **作用**：发出各种控制信号。
    - **方向**：从整体看是双向的。
  - 通信总线
    - **作用**：用于主机与外部 I/O 设备之间，或不同计算机系统之间的通信。
    - **特点**：需要适应不同传输距离、速率和电气规范。
  - I/O 总线
    - **作用**：连接主机与内部各类 I/O 控制器。
- 3. 总线的性能指标
  - 总线宽度
    - **含义**：通常指数据总线的宽度。
    - **影响**：一次可并行传输的数据位数越多，潜在数据传输能力越强。
  - 总线带宽
    - **含义**：总线的数据传输速率。
    - **衡量方式**：单位时间内总线上传输的信息量，通常用每秒字节数衡量。
    - **公式**：`总线带宽 = 总线宽度 x 总线工作频率`。
  - 总线工作频率
    - **含义**：总线上各种操作的频率，即 1 秒内传送几次数据。
    - **若总线周期为 N 个时钟周期**：`总线工作频率 = 时钟频率 / N`。
    - **若一个时钟周期传送 K 次数据**：总线工作频率是总线时钟频率的 K 倍。
  - 总线传输周期
    - **含义**：一次总线操作所需的时间。
    - **阶段**：申请阶段、寻址阶段、传输阶段、结束阶段。
    - **组成**：通常由若干总线时钟周期构成。
  - 同步/异步
    - **同步总线**：总线上的数据与时钟同步工作。
    - **异步总线**：总线上的数据与时钟不同步工作，通常依赖握手信号。
  - 总线复用
    - **含义**：一条信号线上分时传送两种信号。
    - **作用**：减少信号线数量。
    - **代价**：需要额外时序控制，可能影响传输效率。
  - 其他指标
    - **信号线数**：地址总线、数据总线、控制总线三类线数之和。
    - **控制方式**：包括突发工作、自动配置、仲裁方式、逻辑方式、计数方式等。
    - **其他**：负载能力、电源电压、总线宽度能否扩展等。
- 4. 总线的结构
  - 早期共享总线结构
    - 单总线结构
      - **结构**：CPU、主存、I/O 设备都挂在同一组总线上。
      - **允许传输**：I/O 设备之间、I/O 设备与 CPU、I/O 设备与主存可直接交换信息。
      - **限制**：不允许两个以上部件同一时刻向总线传输信息。
      - **优点**：结构简单。
      - **缺点**：所有设备共享一条总线，容易形成瓶颈。
    - 双总线结构
      - **改进点**：将速度较低的 I/O 设备从单总线上分离出来。
      - **结构**：形成主存总线与 I/O 总线分离的结构。
      - **通道**：具有特殊功能的处理器，CPU 将一部分 I/O 管理功能下放给通道。
    - 三总线结构
      - **主存总线**：用于 CPU 与主存之间传输。
      - **I/O 总线**：用于 CPU 与各类 I/O 设备之间传递信息。
      - **DMA 总线**：用于高速 I/O 设备与主存之间交换信息。
      - **限制**：主存总线和 DMA 总线不能同时对主存进行存取。
      - **I/O 总线使用条件**：通常只有 CPU 执行 I/O 指令时才使用。
  - 传统分层总线：南北桥结构
    - **北桥芯片 MCH**：高速枢纽，连接 CPU、主存和显卡，负责高带宽数据传输。
    - **南桥芯片 ICH**：I/O 控制器集线器，负责 USB、SATA、以太网等低速 I/O 接口，并提供扩展槽支持。
    - **FSB 前端总线**：CPU 与北桥之间的互连通道，也称系统总线。
    - **数据通路**：CPU 通过 FSB 连接北桥，再由北桥分别与主存和显卡通信。
    - **I/O 通路**：USB、网卡、磁盘等通过各自控制器接入南桥，南桥与北桥通过桥间总线互连。
  - 现代集成化总线结构
    - **趋势**：高速部件离 CPU 更近，低速部件统一管理。
    - **内存**：搬到 CPU 附近或由 CPU 直接管理。
    - **CPU 之间**：直接连接。
    - **高速设备**：显卡、SSD 等可直接接 CPU。
    - **低速设备**：键盘、鼠标等交给 PCH 管理。
    - **速记**：内存进 CPU，CPU 拉专线，高速设备直连，低速设备归 PCH。
- 5. 总线事务
  - 基本概念
    - **总线事务**：主设备与从设备之间完成一次完整信息交换的过程。
    - **主设备**：CPU、DMA 控制器等。
    - **从设备**：主存、I/O 设备等。
  - 三个基本阶段
    - **地址传送阶段**：主设备将目标地址和操作类型通过总线传送给从设备。
    - **从设备响应阶段**：也称数据准备阶段，从设备根据地址准备数据。
    - **数据传送阶段**：完成实际数据在总线上的传输。
  - 突发传输
    - **含义**：事务开始时，主设备只发送数据块首地址。
    - **连续传送**：随后在不释放总线的前提下连续传送多个数据单元。
    - **地址生成**：后续地址由硬件自动递增生成。
    - **优点**：无需重复使用地址线发送相邻地址，效率高。
  - 非突发传输
    - **含义**：每次只传输一个数据单元，通常为一个总线宽度的数据。
    - **流程**：每次传输都独立经历发送地址、准备数据、传输数据三阶段。
    - **缺点**：连续读取多个相邻数据时，也必须重复发送地址，效率较低。
  - 串行传输
    - **含义**：数据按比特位依次顺序传输。
    - **线路**：通常使用一条双向线路或两条单向线路。
    - **优点**：引脚少、布线简单、抗干扰能力强。
    - **适用**：长距离通信，如 USB、PCIe、SATA。
  - 同步串行通信
    - **特点**：发送方时钟直接控制接收方时钟，实现位同步。
    - **时钟关系**：双方时钟严格一致。
    - **标记方式**：通常只在数据块首尾添加开始和结束标记。
    - **优点**：传输效率高。
    - **缺点**：硬件复杂，成本高。
  - 异步串行通信
    - **特点**：收发双方使用独立时钟，无须严格同步。
    - **传输单位**：每个字符独立传输。
    - **标记方式**：起始位标识开始，停止位标识结束。
  - 并行传输
    - **含义**：利用多条数据线同时传输多个比特位。
    - **优点**：短距离内延迟低、吞吐高。
    - **缺点**：频率提高后，信号串扰和时间偏移问题加剧，限制工作频率提升。
- 6. 总线定时
  - 同步定时方式
    - **基本思想**：采用系统统一时钟信号协调发送方和接收方的传送定时关系。
    - **总线周期**：时钟产生相等时间间隔，每个间隔构成一个总线周期。
    - **传输方式**：每次数据传送在一个总线周期内完成。
    - **优点**：传送速度快，传输速率高，总线控制逻辑简单。
    - **缺点**：主设备和从设备强制同步，所有操作严格受时钟节拍约束。
    - **可靠性问题**：缺少应答或握手机制，不能根据从设备实际状态动态调整时序。
    - **适用场景**：总线长度短，各部件存取时间比较接近的系统。
  - 异步定时方式
    - **基本思想**：不依赖统一时钟，而通过主从设备之间的握手信号实现定时控制。
    - **请求信号**：主设备发出请求。
    - **回答信号**：从设备准备就绪后发出回答。
    - **优点**：总线周期长度可变，可可靠连接速度差异较大的设备，自适应性强。
    - **缺点**：控制逻辑复杂，多次信号交互导致整体传输速率较低。
    - **适用场景**：设备速度差异大、可靠性要求高、速率要求不苛刻的系统。
  - 异步定时的不互锁方式
    - **主设备**：发出请求后，在预设时延 `t1` 后自行撤销。
    - **从设备**：收到请求后立即发出回答，并在时延 `t2` 后自动撤销。
    - **特点**：双方无互锁关系。
    - **可靠性**：较低。
  - 异步定时的半互锁方式
    - **主设备**：必须收到回答后才撤销请求。
    - **从设备**：发出回答后，无须确认请求是否撤销，在时延 `t2` 后自动撤销
    - **特点**：主设备一侧存在互锁，从设备一侧无互锁。
  - 异步定时的全互锁方式
    - **主设备**：收到回答后才撤销请求。
    - **从设备**：确认请求已撤销后才撤销回答。
    - **特点**：双方完全互锁。
    - **可靠性**：最高。
  - 半同步定时方式
    - **基本思想**：地址、命令、数据发送严格参照系统时钟前沿，接收方通常在时钟后沿识别。
    - **Wait 信号线**：允许慢速从设备反馈准备状态。
    - **等待周期**：主设备在时钟上升沿检测 Wait；若 Wait 无效，说明数据未就绪，主设备插入等待周期。
    - **继续条件**：直到 Wait 有效，主设备才从数据线读取数据。
    - **优点**：在统一时钟下工作，控制比异步方式简单，可靠性较高。
    - **缺点**：系统时钟频率受限于最慢设备，整体速度不高。
    - **适用场景**：包含多种速度差异较大设备、但性能要求不高的简单系统。
  - 分离式定时方式
    - **基本思想**：把一个总线事务拆成请求阶段和应答阶段，两阶段之间释放总线。
    - **请求阶段**：主设备 A 获得总线使用权，发送地址和命令后立即释放总线。
    - **应答阶段**：从设备 B 准备好数据后，主动申请总线，并以主设备身份把数据发回 A。
    - **特点**：两个子阶段均为单向信息流；等待期间总线可被其他事务使用。
    - **优点**：减少总线空闲等待时间，提高总线利用率。
    - **缺点**：控制逻辑复杂，协议开销大，对总线仲裁和事务管理要求高。
    - **适用场景**：多主设备竞争激烈、从设备响应延迟较大的高性能系统。

by joshuji 由 幕布 发布